基于多DSP的在线可重构数字图像并行处理系统设

新闻是有分量的

基于多DSP的在线可重构数字图像并行处理系统设

2019-08-30 11:32栏目:电商

  体例正在工业、医学等方面都有越来越寻常的需求。及时性高、策动繁杂、数据量大是体例面对的宏大挑拨。并行策动是进步惩罚速率最有用的手艺之一,图像并行惩罚手艺为进步图像惩罚效能供应了广大的空间。图像并行惩罚搜罗并行算法和众惩罚器并行硬件体例,图像惩罚并行算法的履行效能依赖于众惩罚器体例的硬件布局。广泛,一种并行布局只适合于一类并行算法的映照。

  20世纪90年代至今,图像并行惩罚手艺平昔是图像惩罚范畴探索的热门之一。参考文献永别对并行惩罚布局及其完毕伎俩实行了钻探,提出了流水布局、排列并行等很有价钱的硬件并行布局框架。目前,图像并行惩罚布局安排面对的合键题目能够详细为两个方面:

  ①图像并行惩罚硬件布局繁杂,正在实质利用中图像惩罚布局的斥地周期长、本钱高;

  ②面向图像惩罚算法的硬件布局针对性安排伎俩导致图像惩罚平台的可重用性差,调剂、扩展和升级疾苦。

  本文构修的可重构并行策动体例能够通过修设可重构惩罚单位来知足区别利用的策动请求。如许的体例使图像惩罚布局安排与图像惩罚的算法安排判袂,具有很高的功能而且布局生动,新京萄能大大进步图像惩罚并行算法的履行效能和加快比。

  目前,用于嵌入式图像惩罚体例的高速器件合键是DSP和FPGA。惩罚中心的合理选用是影响并行体例惩罚才华的一个要害身分。

  并行惩罚的目标是通过采用众个惩罚单位同时惩罚输入讯息来缩短职责的履行时刻。正在职责和算法确定的情景下,Amdahl定律可证据:加快比与职责并行度和惩罚单位个数亲密合系。正在职责并行度必定的情景下,扩充惩罚单位所取得的加快比有一个极限值,职责的并行度限制着并行惩罚机的功能。

  正在实质利用中,还必需探究各个惩罚单位之间的数据调换和同步时刻。因为比串行步骤履行扩充了数据通讯和同步恭候等开销,于是当加快比Sp

  如图1所示,正在扩充惩罚单位和职责细粒度化的同时将带来总通讯量的扩充,影响了Sp的扩充并导致Eff呈低落趋向。

  并行策动惩罚单位之间的汇集布局大致可分为2种:一种是共享总线或共享存储器体例,称为“紧耦合式并行体例”,如图2所示;另一种是到处理单位有独立的数据存储器而通过通讯口相连的漫衍式并行体例,称为“松耦合式体例”,如图3所示。

  一个职责要正在众惩罚机体例上获得惩罚,开始必需将其分化成少少子职责,再由众惩罚体例中的到处理机永别惩罚这些子职责,协同实现该职责。如图4所示,并行算法正在并行硬件体例上的利用是一个映照流程。一类并行算法依赖于适合的并行汇集布局才调高效能地运转。

  导致并行算法与并行布局不配合的源由合键有2个:一是欲把一个人例上斥地的并行算法用于另一个人例上;二是因为题目内正在的并行性,使并行算法与并行布局不配合。

  综上所述,古代的共享总线体例与漫衍式并行体例永别实用于区别的图像并行惩罚算法。漫衍式并行体例的区别联贯办法之间也有较大的分歧。并行算法的高效能运转依赖于并行硬件拓扑布局的援救,某种硬件布局只适合一类并行算法。通常情景,一个图像惩罚职责是众个算法的聚集,并行体例单靠某种固定布局无法顺应一起的并行算法,这就给图像惩罚体例带来了题目。当并行硬件拓扑布局不适统一行算法时,体例的功能和算法履行效能城市受到影响,须要对并行硬件布局做出订正和完整。

  可重构策动是指基于可变更(可动态变更)的硬件,以硬件顺应算法(即可重构性情)、硬件定制和硬件并行的办法完毕策动。可重构惩罚体例连合了可重构硬件惩罚单位和软件可编程惩罚器,体例允诺对可重构惩罚单位实行修设以知足区别利用的整体策动请求。

  如图5所示,可重构惩罚体例的构成基础雷同,即通用途理器(阵列)、可重构资源(阵列)、存储器(阵列)、公用存储器、体例接口等。面向图像惩罚的可重构体例正在器件选用上通用途理器可采用适合图像惩罚的高功能DSP阵列。

  ①FPGA内部的逻辑功用能够正在体例运转流程中动态重载,使体例能够完毕众DSP之间拓扑的生动变更以顺应各式并行算法的需求,使算法履行效能抵达最高。静态重构和动态重构使体例比拟古代固定体例具有很强的通用性温柔应性。

  ②体例的“众DSP+FPGA”布局能将体例职责划分成适合FPGA惩罚的低层信号惩罚和图像预惩罚部门及适合DSP惩罚的算法,便于发扬两者的上风;且FPGA可通过软件顺应区别时序花式的数字图像,使得体例具有很高的功能和生动性。

  基于TI公司C6000系列DSP和Xilinx公司Spartan一3系列FPGA,构修基于图像的点源方针识别体例,对正在线可重构数字图像并行惩罚体例的可完毕性和功能实行验证。